

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Il Sup Jin; Young Hwan Song

Serial No:

10/034,460 December 28, 2001

Filed: For:

FIELD EMISSION DISPLAY AND JUNCTION METHOD

OF SPACER IN THE SAME

Art Unit:

2833

Examiner:

B. R. Hammond

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450, on August Date of Deposit Amit Sheth Name 08/ /2003

Signature Date

TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Korean patent application No. 2000-84995 which was filed on December 29, 2000 from which priority is claimed under 35 U.S.C. Section 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

> Respectfully submitted, Lee, Hong, Degerman, Kang & Schmadeka

Date: August <u>**26**</u>, 2003

Customer No. 035884

Lee & Hong 801 S. Figueroa Street, 14th Floor Los Angeles, California 90017 Telephone: 213-623-2221 Facsimile: 213-623-2211

Registration No. 50,176 Attorney(s) for Applicant(s)

대 한 민 국 특 허 KOREAN INTELLECTUAL PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

춬 원 범 호 특허출원 2000년 제 84995 호

Application Number

PATENT-2000-0084995

워 년 월

2000년 12월 29일

Date of Application

DEC 29, 2000

원

인 :

엘지전자주식회사

Applicant(s)

LG ELECTRONICS INC.

년 09 2001 13 일

특 청 허



【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0001

【제출일자】 2000.12.29

【국제특허분류】 H01J

【발명의 명칭】 전계 방출형 표시 소자의 스페이서 접합 방법

【발명의 영문명칭】 The joining method of FED's spacer

【출원인】

【명칭】 엘지전자 주식회사

【출원인코드】 1-1998-000275-8

【대리인】

【성명】 허용록

[대리인코드] 9-1998-000616-9

【포괄위임등록번호】 1999-043458-0

【발명자】

【성명의 국문표기】 진일섭

【성명의 영문표기】 JIN.II Sup

【주민등록번호】 710507-1403218

【우편번호】 137-070

【주소】 서울특별시 서초구 서초동 1509-1 삼성한빛아파트

101-702

【국적】 KR

【발명자】

【성명의 국문표기】 송영환

【성명의 영문표기】 SONG, Young Hwan

【주민등록번호】 621125-1006517

【우편번호】 427-040

【주소】 경기도 과천시 별양동 주공아파트 313-208

【국적】 KR

【심사청구】 청구

【취지】

특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사 를 청구합니다. 대리인 허용록 (인)

[수수료]

【기본출원료】 12 면 29,000 원 면 【가산출원료】 0 0 원 건 0 원 【우선권주장료】 0 205,000 원 3 항 【심사청구료】 234,000 원

【합계】 【첨부서류】

1. 요약서·명세서(도면)_1통

. . . .

【요약서】

【요약】

본 발명에 의한 전계 방출형 표시 소자의 스페이서 접합 방법은 전계 방출형 표시 소자의 스페이서를 형광체가 패터닝되어 있는 기판에 접합시, 애밀션 코팅을 한 후 프릿 인쇄를 하며 그 다음 메탈 백 박막을 증착하여 그 위에 스페이서를 접합한다.

여기서, 애멀션 코팅과 프릿 인쇄의 순서를 바꿀 수 있다.

또한, 상기 메탈 백 박막을 증착 후 열처리를 통하여 애멀션의 휘발과 프릿의 가소결을 동시에 수행한다.

이상에서와 같이 본 발명은 메탈 백의 하부에 프릿을 인쇄함으로서 메탈 백 상부에 프릿 인쇄시 생길 수 있는 메탈 백 박리에 의한 스페이서 분리를 방지하 여 스페이서와 애노드 기판과의 접합력을 향상시키며, 또한 프릿의 상부를 금속 박막(메탈 백)으로 증착함으로서 전계 방출형 표시 장치의 구동시 전자 충돌에 의한 표면 전하 축적이나 아킹 현상등을 방지할 수 있다.

【대표도】

도 3

【명세서】

【발명의 명칭】

전계 방출형 표시 소자의 스페이서 접합 방법{The joining method of FED's spacer}

【도면의 간단한 설명】

제1도는 일반적인 전계 방출형 표시 소자의 구성을 나타낸 도면.

제2도는 종래의 스페이서 접합 방법을 나타낸 도면.

제3도는 본 발명에 따른 전계 방출형 표시 소자의 스페이서 접합 방법을 나타낸 도면.

제4도는 본 발명에 따른 전계 방출형 표시 소자의 스페이서 접합 방법에서 종래의 방법에 의한 스페이서 접합의 단면 구조와 본 발명에 의한 스페이서 접합 단면 구조를 나타낸 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

300:기판

302: 형광체

303:애멀션

304:프릿

305:매탈 백

306:스페이서

1020000084995

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- (9) 본 발명은 전계 방출형 표시 소자의 스페이서 접합에 관한 분야로서, 특히 프릿의 인쇄를 메탈 백(metal back) 박막의 증착 전에 수행함으로서 스페이서와 애노드 기판과의 접합력을 증진하며 프릿 물질에 충돌함으로써 발생할 수 있는 전자의 차징 및 아킹의 문제를 해결하는 전계 방출형 표시 소자의 스페이서 접합 방법에 관한 것이다.
- 전계 방출형 표시 소자의 개발이 최근 본격적으로 이루어지고 있다. 이는 기존의 액정 표시 장치나 플라즈마 표시 장치와 같이 얇으면서도 음극선관과 같은 우수한 특성의 화질을 제공하고 있기 때문이다.
- <11> 애노드 전극에 400~1000V의 낮은 애노드 전압을 인가하여 구동하는 저전압 전계 방출형 표시 소자의 경우 진공 틈을 유지하는 스페이서의 설계와 제작, 재 료의 선택문제에 대하여 비교적 용이한 장점이 있으나, 현재까지 개발된 저전압 형광체의 발광 효율이 좋지 않고, 전자의 집속이 능동적이지 못한 단점이 있다.
- <12> 제1도는 일반적인 전계 방출형 표시 소자의 구성을 나타낸 도면이다.
- <13> 도1을 참조하면, 전계 방출형 표시 소자의 구성은 애노드 기판(100)과 캐소드 기판(110)과 상기 두 판 사이의 진공 틈을 지지하는 스페이서(120)로 이루어져 있다

1020000034995

- <14> 저전압 전계 방출형 표시 소자에 대응하여 개발된 구조가 고전압 전계 방출 형 표시 소자인데 이 구조는, 고전압에서 동작하는 기존의 음극선관용 형광체를 그대로 사용할 수 있는 장점이 있다.
- *15> 반면에, 전자범의 집속을 위하여 애노드 기판(100)에는 저전압 전계 방출형표시 소자보다 더 높은 전압(1kV~10kV)을 인가해야 하며, 고전압 인가로 인하여상기 애노드 기판(100)과 캐소드 기판(110)의 간격은 1mm이상 유지를 하여야 하는 추가 요인이 생긴다. 이 경우 스페이서 구조물 자체의 종황비가 1:20 이상으로 커지게 됨으로서 스페이서(120)를 픽셀 사이에 정확히 정렬하여 접합하는데 어려움이 있다.
- <16>이러한 어려움을 극복하기 위하여 지금까지 여러 형태의 스페이서 형상을 제조하는 기술이 나타났는데 이는 립 형 스페이서를 보조 그립(grip)을 이용하여 정렬하는 방법이나 상판에 정밀하게 홈을 내어 끼워 넣는 방법들이 이용되고 있다. 또는 스페이서를 감광성 유리를 이용하여 여러 가지 형태로 가공하여 적용되고 있다.
- <17> 제2도는 종래의 스페이서 접합 방법을 나타낸 도면이다.
- <18> 도2를 참조하면, 우선 도2의 (a)는 립 형 스페이서(210)를 보조 세라믹 그립(220)과 폴리미드(polyimide) 그립(230)을 이용하여 정렬하는 방법을 나타낸 것이다.
- 도2의 (b)는 립 형 스페이서(210)를 하판(240)에 정밀하게 홈을 내어 끼워넣는 방법을 나타낸 것이다.

1020000084995

- <20> 도2의 (c)는 스페이서를 감광성 유리를 이용하여 여러 가지 형태로 가공한 것을 나타낸 것이다.
- 제3도는 일반적인 스페이서의 유형인 립 형과 크로스 형 스페이서를 나타낸 도면이다.
- <22> 기존의 이러한 방법들은 상기 보조 그립이 진공 배기를 방해하거나. 스페이서 가공이나 접합을 위하여 복잡한 공정이 추가 되었으며, 또한 이를 적용하는 기술도 난이한 단점이 있다.
- 상기한 보조 그립들(220,230)을 사용치 않고 애노드 기판 또는 캐소드 기판에 접합을 위한 프릿 유리 등의 접합용 물질을 인쇄한 뒤 정렬하여 접합하는 방법들도 이용되고 있으나, 후열처리에 의한 캐소드 기판의 손상을 방지하기 위하여 주로 애노드 기판에 스페이서를 접합하게 된다. 이 경우 애노드 기판의 공정중 메탈 백 박막은 애멀션 위에 증착된 후 애멀션을 열처리를 통하여 제거함으로써 평탄한 박막으로 유지된다. 그러나 이러한 공정을 거치면서 메탈 백 물질은애노드 기판 상부에 들떠 있는 구조를 가지게 됨으로 매우 약한 접합력을 가진다. 따라서, 스페이서 접합을 위한 프릿을 메탈 백 박막 위에 인쇄하게 되면 메탈백 막막의 접합성이 매우 약한 관계로 하여 스페이서의 접합력 또한 매우 저하되는 단점이 있다.

【발명이 이루고자 하는 기술적 과제】

<24> 본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 프릿의 인쇄를 메탈 백(metal back) 박막의 증착 전에 수행함으로서 스페이서와 애노드

1020000084995

기판과의 접합력을 증진하며 프릿 물질에 충돌함으로써 발생할 수 있는 전자의 차징 및 아킹의 문제를 해결하는 전계 방출형 표시 소자의 스페이서 접합 방법을 제공함에 그 목적이 있다.


【발명의 구성 및 작용】

- <25> 상기의 목적을 달성하기 위하여 본 발명에 따른 전계 방출형 표시 소자의 스페이서 접합 방법은 전계 방출형 표시 소자의 스페이서를 기판에 접합시, 애멀 션 코팅을 한후 프릿 인쇄를 하며 그 다음 메탈 백 방막을 증착하여 그 위에 스 페이서를 접합하는 점을 그 특징으로 한다.
- <26> 여기서, 상기 프릿 인쇄를 먼저 한 후 상기 애멀션 코팅을 하는 점을 그 특징으로 한다.
- <27> 또한, 상기 메탈 백 박막을 증착 후 열처리를 통하여 애멀션의 휘발과 프릿 의 가소결을 동시에 수행하는 점을 그 특징으로 한다.
- <28> 이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
- <29> 제 3도는 본 발명에 따른 전계 방출형 표시 소자의 스페이서 접합 방법을 나타낸 도면이다.
- <30> 도3를 참조하면, 우선 형광체(301)의 평탄화를 위하여 애멀션(303)을 코팅 한다(도3의 (a)).
- <31> 상기 애멀션(303) 코팅 공정 후 프릿(304)을 인쇄한다(도5의 (b)). 상기 프 릿(304)의 인쇄 공정은 스페이서가 접합될 부분을 고려하여 적절한 패턴을 가지 고 인쇄한다.



성기 인쇄된 프릿(304)은 오븐(oven)에서 프릿 재료에 포함된 접합재(바인터)를 제거한 뒤 메탈 백 박막(305)을 증착한다(도3의 (c)).

- 성기 매탈 백 방막 증착 후 로에 넣어서 상기 애멀션(303) 제거를 위한 적정한 온도에서 열처리함으로써 상기 메탈 백 박막의 평탄와, 애멀션 제거 및 프릿의 가소결 공정을 동시에 수행한다(도3의 (d)).
- <34> 스페이서(306)를 상기 프릿(304)이 인쇄된 영역에 정렬하여 열처리를 통하여 접합한다(도3의 (e)).
- <35> 도3에서의 스페이서 접합 방법 중에서 상기 애멀션 코팅 공정 이전에 프릿 공정을 먼저 할 수도 있다.
- <36> 제4도는 본 발명에 따른 전계 방출형 표시 소자의 스페이서 접합 방법에서 종래의 방법에 의한 스페이서 접합의 단면 구조와 본 발명에 의한 스페이서 접합 단면 구조를 나타낸 도면이다.
- <37> 도4를 참조하면, 우선 도4의 (a)에서와 같이 종래의 스페이서 접합 구조에서는 프릿(410)이 메탈 백 증착(400) 이후에 형성시킨 후 스페이서(420)를 접합한 것을 보여 주고 있다.
- <38> 상기 종래의 스페이서 접합 구조에 비교하여 본 발명에서는 도4의 (b)에서 와 같이 메탈 백 증착(400)을 먼저 한 후에 프릿(410)을 형성하고 스페이서(420) 를 접합한 것을 알 수 있다.



줄릭 일자: 2001/9/14

【발명의 효과】

이상의 설명에서와 같이 본 발명에 따른 전계 방출형 표시 소자의 스페이서 접합 방법은 메탈 백의 하부에 프릿을 인쇄함으로서 메탈 백 상부에 프릿 인쇄시 생길 수 있는 메탈 백 박리에 의한 스페이서 분리를 방지하여 스페이서와 애노드 기판과의 접합력을 향상시키며, 또한 프릿의 상부를 금속 박막(메탈 백)으로 증 착함으로서 전계 방출형 표시 장치의 구동시 전자 충돌에 의한 표면 전하 축적이 나 아킹 현상등을 방지할 수 있다.

【특허청구범위】

1020000084995

【청구항 1】

전계 방출형 표시 소자의 스페이서를 기판에 접합시, 그 기판 위에 애벌션 코팅을 한 후 프릿 인쇄를 하며 그 다음 메탈 백 박막을 증착하여 그 위에 스페이서를 접합하는 것을 특징으로 하는 전계 방출형 표시 소자의 스페이서 접합 방법.


【청구항 2】

제1항에 있어서, 상기 프릿 인쇄를 먼저 한 후에 상기 애멀션 코팅을 하는 것을 특징으로 하는 전계 방출형 표시 소자의 스페이서 접합 방법.


【청구항 3】


제1항에 있어서, 상기 메탈 백 박막을 증착 후 열처리를 통하여 애멀션의 휘발과 프릿의 가소결을 동시에 수행하는 것을 특징으로 한는 전계 방출형 표시 소자의 스페이서 접합 방법.








[도 2]











[도 4]

